Tilføj en brugerdefineret modulo-instruktion til RISC-V ISA i Gem5

Denne artikel beskriver, hvordan man tilføjer en “modulo”-instruktion til RISC-V ISA, skriver et program, der bruger den, integrerer den i RISC-V compileren og kører den på Gem5 og Spike.

Først skal du installere riscv-tools:

$ git clone https://github.com/riscv/riscv-tools.git
$ git submodule update --init --recursive
$ export RISCV=/path/to/install/riscv/toolchain
$ ./build.sh

Dette vil bygge RISC-V toolchain. Dernæst tilføjer vi “modulo”-instruktionen med følgende syntaks og semantik:

mod r1, r2, r3 
Semantics: R[r1] = R[r2] % R[r3]

Åbn filen riscv-opcodes/opcodes og tilføj definitionen for mod instruktionen:

sra rd rs1 rs2 31..25=32 14..12=5 6..2=0x0C 1..0=3
...
mod rd rs1 rs2 31..25=1 14..12=0 6..2=0x1A 1..0=3
...

Kør derefter følgende kommando for at generere filen temp.h:

cat opcodes-pseudo opcodes opcodes-rvc opcodes-rvc-pseudo opcodes-custom | ./parse-opcodes -c > ~/temp.h

I temp.h skal du finde følgende to linjer:

#define MATCH_MOD 0x200006b
#define MASK_MOD 0xfe00707f

Tilføj disse to linjer til riscv-gnu-toolchain/riscv-binutils-gdb/include/opcode/riscv-opc.h. Rediger derefter riscv-gnu-toolchain/riscv-binutils-gdb/opcodes/riscv-opc.c og tilføj følgende linje til riscv_opcodes[] arrayet:

const struct riscv_opcode riscv_opcodes[] = {
    ...,
    {"mod", "I", "rd,rs1,rs2", MATCH_MOD, MASK_MOD, match_opcode, 0},
    ...
};

Genkompiler riscv-gnu-toolchain. Skriv nu et C-program for at teste:

#include <stdio.h>

int main() {
    int a, b, c;
    a = 5;
    b = 2;
    asm volatile ("mod %[z], %[x], %[y]nt"
                 : [z] "=r" (c)
                 : [x] "r" (a), [y] "r" (b));
    if (c != 1) {
        printf("n[[FAILED]]n");
        return -1;
    }
    printf("n[[PASSED]]n");
    return 0;
}

Kompiler programmet med den modificerede RISC-V compiler:

$ riscv64-unknown-elf-gcc mod.c -o mod

Brug objdump til at inspicere mod instruktionen:

$ riscv64-unknown-elf-objdump -dC mod > mod.dump

For at tilføje instruktionen til Gem5, rediger arch/riscv/decoder.isa:

0x33: decode FUNCT3 {
    format ROp {
        0x0: decode FUNCT7 {
            0x0: add({{ Rd = Rs1_sd + Rs2_sd; }});
            ...
            0x10: mod({{ Rd = Rs1_sd % Rs2_sd; }});
            ...
        }
       ...
    }
   ...
}

Instruktionen matches i assembleren som følger:

((insn ^ op->match) & op->mask) == 0;

For at tilføje instruktionen til Spike simulatoren, rediger riscv-isa-sim/riscv/encoding.h:

#define MATCH_MOD 0x200006b
#define MASK_MOD 0xfe00707f
...
DECLARE_INSN(mod, MATCH_MOD, MASK_MOD)

Opret filen riscv-isa-sim/riscv/insns/mod.h med følgende indhold:

WRITE_RD(sext_xlen(RS1 % RS2));

Tilføj denne fil til riscv-isa-sim/riscv/riscv.mk.in og tilføj linjen DEFINE_RTYPE(mod); til riscv-isa-sim/spike_main/disasm.cc. Genkompiler derefter riscv-tools. Nu er “mod” instruktionen tilføjet til Spike simulatoren.