Kā pievienot pielāgotu instrukciju Gem5 RISC-V ISA

RISC-V instrukciju kopas (ISA) paplašināšana ar pielāgotām instrukcijām var uzlabot veiktspēju un optimizēt specifiskas lietojumprogrammas. Šajā rakstā ir sniegta pamācība, kā pievienot “modulo” instrukciju RISC-V ISA, uzrakstīt programmu, kas izmanto šo instrukciju, integrēt to RISC-V kompilatorā un palaist Gem5 un Spike, ISA simulatorā.

Vispirms ir jāinstalē riscv-tools:

$ git clone https://github.com/riscv/riscv-tools.git
$ git submodule update --init --recursive
$ export RISCV=/path/to/install/riscv/toolchain
$ ./build.sh

Šī komanda izveidos RISC-V rīkkopa. Tālāk mēs pievienosim “modulo” instrukciju ar šādu sintaksi un semantiku:

mod r1, r2, r3 
Semantics: R[r1] = R[r2] % R[r3]

Atveriet failu riscv-opcodes/opcodes un pievienojiet definīciju instrukcijai mod:

sra rd rs1 rs2 31..25=32 14..12=5 6..2=0x0C 1..0=3
...
mod rd rs1 rs2 31..25=1 14..12=0 6..2=0x1A 1..0=3
...

Pēc tam palaidiet šo komandu, lai ģenerētu failu temp.h:

cat opcodes-pseudo opcodes opcodes-rvc opcodes-rvc-pseudo opcodes-custom | ./parse-opcodes -c > ~/temp.h

Failā temp.h atrodiet šādas divas rindas:

#define MATCH_MOD 0x200006b
#define MASK_MOD 0xfe00707f

Pievienojiet šīs divas rindas failam riscv-gnu-toolchain/riscv-binutils-gdb/include/opcode/riscv-opc.h. Tālāk modificējiet failu riscv-gnu-toolchain/riscv-binutils-gdb/opcodes/riscv-opc.c un pievienojiet masīvam riscv_opcodes[] šādu rindu:

const struct riscv_opcode riscv_opcodes[] = {
    ...,
    {"mod", "I", "rd,rs1,rs2", MATCH_MOD, MASK_MOD, match_opcode, 0},
    ...
};

Pārkompilējiet riscv-gnu-toolchain. Tagad uzrakstīsim C programmu, lai to pārbaudītu:

#include <stdio.h>

int main() {
    int a, b, c;
    a = 5;
    b = 2;
    asm volatile ("mod %[z], %[x], %[y]nt"
                 : [z] "=r" (c)
                 : [x] "r" (a), [y] "r" (b));
    if (c != 1) {
        printf("n[[FAILED]]n");
        return -1;
    }
    printf("n[[PASSED]]n");
    return 0;
}

Kompilējiet programmu, izmantojot modificēto RISC-V kompilatoru:

$ riscv64-unknown-elf-gcc mod.c -o mod

Izmantojiet objdump, lai pārbaudītu mod instrukciju:

$ riscv64-unknown-elf-objdump -dC mod > mod.dump

Lai pievienotu instrukciju Gem5, rediģējiet arch/riscv/decoder.isa:

0x33: decode FUNCT3 {
    format ROp {
        0x0: decode FUNCT7 {
            0x0: add({{ Rd = Rs1_sd + Rs2_sd; }});
            ...
            0x10: mod({{ Rd = Rs1_sd % Rs2_sd; }});
            ...
        }
       ...
    }
   ...
}

Instrukcijas saskaņošana asemblerā tiek veikta šādi:

((insn ^ op->match) & op->mask) == 0;

Visbeidzot, lai pievienotu instrukciju Spike simulatoram, modificējiet riscv-isa-sim/riscv/encoding.h:

#define MATCH_MOD 0x200006b
#define MASK_MOD 0xfe00707f
...
DECLARE_INSN(mod, MATCH_MOD, MASK_MOD)

Izveidojiet failu riscv-isa-sim/riscv/insns/mod.h ar šādu saturu:

WRITE_RD(sext_xlen(RS1 % RS2));

Pievienojiet šo failu riscv-isa-sim/riscv/riscv.mk.in un pievienojiet rindu DEFINE_RTYPE(mod); failam riscv-isa-sim/spike_main/disasm.cc. Pēc tam pārkompilējiet riscv-tools. Tagad “mod” instrukcija ir pievienota Spike simulatoram.

Comments

No comments yet. Why don’t you start the discussion?

Atbildēt

Jūsu e-pasta adrese netiks publicēta. Obligātie lauki ir atzīmēti kā *